图7-6-5(a)所示电路中,复位信号、数据输入及时钟脉冲

图7-6-5(a)所示电路中,复位信号、数据输入及时钟脉冲信号如图(b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿过后,输出Q分别等于(  )。[2014年真题]图7-6-5附:触发器的逻辑状态表为:...

2021年公路水运工程试验检测《公共基础+道路工程》考试题库-道路工程-水泥与水泥混凝土(4)-

建筑工程-公路水运工程试验检测

单选题-图7-6-5(a)所示电路中,复位信号、数据输入及时钟脉冲信号如图(b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿过后,输出Q分别等于(  )。[2014年真题]图7-6-5附:触发器的逻辑状态表为:

单选题

A.0;0

B.0;1

C.1;0

D.1;1

我个人认为这个应该是:D

解析:图示为J—K触发器和与非门的组合,触发时刻为CP脉冲的下降沿,触发器输入信号为:K=“0”。输出波形如图7-6-4Q96所示。两个脉冲的下降沿后Q96均为高电平。

本文来自zhongtiku投稿,不代表升华网立场,如若转载,请注明出处:http://54sh.com/zhiyetiku/633369.html

() 0
上一篇 10-24
下一篇 10-24

相关推荐